• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    DieErfindung betrifft ein Verfahren zur Herstellung einer Speicherzelle(1) in einem Substrat (10) mit folgenden Schritten:a) Anordneneines Kanalbereichs (3), in dem ein Ladungsträgerkanal ausbildbar ist, indem Substrat (10);b) Anordnen einer ersten Isolationsschicht(11) an dem Kanalbereich (3) des Substrats (10);c) Aufbringeneiner nanoporösenMaskierungsschicht (12), die Porenöffnungen (13) aufweist;d)Einbringen eines Speichermaterials (14) in die Porenöffnungen(13);e) selektives Entfernen der Maskierungsschicht (12), so dassdas eingebrachte Speichermaterial als nanopunktförmige Speicherbereiche aufder ersten Isolationsschicht (11) verbleibt;f) Aufbringen einerzweiten Isolationsschicht (15) auf die erste Isolationsschicht (11)und zwischen die Speicherbereiche, so dass die Speicherbereicheim Wesentlichen vollständigvoneinander isoliert sind.
    公开号:DE102004022618A1
    申请号:DE102004022618
    申请日:2004-05-07
    公开日:2005-12-15
    发明作者:Thomas Dr. Happ；Ralf Dr. Symanczyk
    申请人:Infineon Technologies AG；
    IPC主号:B82B3-00
    专利说明:
    [0001] DieErfindung betrifft ein Verfahren zur Herstellung einer nicht-flüchtigenSpeicherzelle in einem Substrat.
    [0002] Nicht-flüchtige Speicherwerden heutzutage häufigmit sogenannten Flash-Speicherzellen aufgebaut, die eine Speicherschichtaufweisen, in die Ladung eingebracht oder entfernt werden kann.Die Speicherschicht ist üblicherweisedurch eine Isolierschicht von einem Kanalbereich getrennt, aus dem Ladungsträger durchdie Isolierschicht durch Tunneleffekte in die Speicherschicht gebrachtwerden könnenoder aus der Speicherschicht durch die Isolierschicht z.B. aufgrunddes Fowler-Nordheim-Tunneleffektes entfernt werden können. Beisolchen Speicherzellen könnenim Laufe der Zeit Degradationseffekte in der Isolierschicht auftreten,durch die Leckströmezwischen Speicherschicht und Kanalbereich entstehen können. Dadurchwird die Zeitdauer, währendder die Zelle die Information hält,begrenzt.
    [0003] EineMöglichkeit,Fehler aufgrund solcher Degradationseffekte zu vermeiden, bestehtdarin, die Speicherschicht in Form von Nanokristallen auszubilden,die voneinander isoliert ausgebildet sind. Dies ist beispielsweiseaus den Druckschriften S. Tiwari et al., „A silicon nanocrystal basedmemory", Appl. Phys.Lett. 68, Seite 1377–1379,1996, David Lammers, EE Times, March 31, 2003 „Moto lab builds 4-Mbit ,nanocrystal' memory" und R. Ohba et al., „Non-volatileSi Quantum Memory with Self-Aligned Doubly-Stacked Dots", IEEE Trans. El.Dev. 49, Seite 1392–1398,2002 bekannt.
    [0004] Eineentscheidende Schwierigkeit hierbei ist allerdings die Herstellungvon dielektrischen Schichten mit eingebetteten Nanokristallen, dieeine hinreichend hohe Dichte und eine möglichst homogene Größenverteilungaufweisen und wobei die Nanokristalle ausreichend voneinander elektrischisoliert sind. Diese Eigenschaften sind erforderlich, um Speicherzellenzu erhalten, die möglichstzuverlässigskalierbar sind und eine hohe Datenhaltezeit und homogene Speicherzelleneigenschaftenauch in größeren Speicherfelderngewährleisten.
    [0005] Ausder Druckschrift M. Ostraat et al., „Synthesis and characterizationof aerosol silicon nanocrystal non-volatile floating gate memorydevices", Appl.Phys. Lett. 68, Seite 433–435,2001 ist ein Herstellungsverfahren für eine nichtflüchtige Speicherzellemit Nanokristallstrukturen bekannt, bei der die Nanokristalle auseinem Aerosol abgeschieden werden, um Nanokristalle mit einer homogenenVerteilung möglichstgleicher Größe zu schaffen.
    [0006] AusJ. von Borany et al., „Memoryproperties of Si implanted gate oxides: from MOS capacitors to nvSRAM", Solid-State Electronics46, Seite 1729–1737,2002 ist bekannt, die Isolierschicht aus Siliziumdioxid auszubildenund Silizium durch ein geeignetes Verfahren, z.B. Implantation,in das Siliziumdioxid einzubringen, um ein siliziumreiches Oxid (SRO)zu schaffen.
    [0007] Ausden Druckschriften M. Rosmeulen et al., „Electrical characterizationof Silicon-Rich Oxide Based Memory Cells Using Pulsed Current-Voltage Techniques", ESSDERC 2002, Seite471–474,und M. Saitoh et al., „"Large Memory Windowand long charge retention time in ultranarrow-channel silicon float-ing-dot memory", Appl. Phys. Lett.82, Seite 1787–1789,2003 sind die Herstellung solcher Speicherzellen mit verschiedenenCVD-Abscheidungen bekannt.
    [0008] DieDruckschriften J. Heitmann et al, „Site controlled nc-Si synthesisby SiO/SiO2 superlattices", J. Noncryst. Solids299–302,Seite 1075–1078,2002 und M. Zacharias et al., „Sitecontrolled highly luminescent silicon nanocrystals: A SiO/SiO2 superlattice approach", Appl. Phys. Lett 80, Seite 661–663, 2002 betreffendie Disproportionierung von SiO-Schichten ineinem SiO/SiO2-Übergitter.
    [0009] Esist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellungeiner nicht flüchtigen Speicherzellezur Verfügungzu stellen, mit der auf einfache Weise eine Speicherzelle mit guterSkalierbarkeit, sehr langer Datenhaltezeit und homogenen Zelleigenschaftenin größeren Speicherfeldernerreicht werden kann.
    [0010] DieseAufgabe wird durch das Verfahren zur Herstellung einer Speicherzellegemäß Anspruch1 gelöst.
    [0011] Weiterevorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
    [0012] Erfindungsgemäß ist einVerfahren zur Herstellung einer Speicherzelle in einem Substratvorgesehen. Dazu wird ein Kanalbereich in dem Substrat angeordnet,in dem ein Ladungsträgerkanalausbildbar ist. Eine erste Isolationsschicht wird an dem Kanalbereichdes Substrats angeordnet und eine nanoporöse Maskierungsschicht, diePorenöffnungenaufweist, aufgebracht. In die Porenöffnungen wird anschließend einspeicherfähigesMaterial eingebracht. Die Maskierungsschicht wird selektiv entfernt,so dass das eingebrachte speicherfähige Material als nanopunktförmige Speicherbereicheauf der ersten Isolationsschicht verbleibt. Eine zweite Isolationsschichtwird auf die erste Isolationsschicht und zwischen die Speicherbereicheaufgebracht, so dass die Speicherbereiche im Wesentlichen voneinander elektrischisoliert sind.
    [0013] Daserfindungsgemäße Verfahrenbetrifft ein Ausbilden von nanokristallinen Speicherbereichen mithilfeeines Herstellungsverfahrens fürNanodots. Zur Herstellung der nanopunktförmigen Schicht wird eine nanoporöse Maskierungsschichtals Maske für diefolgende Abscheidung des ladungsträgerspeichernden Materials abgeschieden.Der Vorteil dieses Herstellungsverfahrens besteht darin, dass für diese Techniknur CMOS-kompatibleMaterialien und Prozesse verwendet werden müssen. Das Material für die Nanopunktekann nahezu beliebig gewähltsein und jedes flächigabscheidbare Material umfassen. Somit sind vielfältige Materialkombinationenvon Isolationsschicht und Nanopunkte realisierbar. Insbesonderesind auch als Speichermaterialien metallische Materialien verwendbar.Somit ergibt sich die Möglichkeit,durch Auswählenvon geeigneten Materialien die elektrischen Eigenschaften einerso gebildeten Speicherzelle zu optimieren.
    [0014] Einweiterer Vorteil besteht darin, dass im Gegensatz zum Implantationsverfahreneine exakte Einstellung des Abstandes der Nanopunkte von dem Kanalbereichmöglichist. Diese Einstellung erfolgt überdie Dicke der ersten Isolationsschicht. Zudem wird eine enge Verteilungdes Abstands der einzelnen Nanopunkte untereinander durch die Selbstorganisationder Porenöffnungenin der nanoporösen Maskierungsschichtin einem relativ ungestörtenGitter erzielt. Dies wiederum ermöglicht es, die Kopplung derNanopunkte untereinander einzustellen und z.B. unerwünschte Effekte,wie laterale Wechselwirkungen der gespeicherten Ladungsträger zu kontrollieren.
    [0015] Gemäß einerbevorzugten Ausführungsform kannvorgesehen sein, dass die nanoporöse Maskierungsschicht aufgebrachtwird, indem zunächstein Maskierungsmaterial aufgebracht wird und anschließend dasMaskierungsmaterial elektrochemisch geätzt wird, um Porenöffnungenzu bilden, die das Maskierungsmaterial durchdringen. Dem Verfahrenliegt der Effekt zugrunde, dass durch anodische Oxidation des Maskierungsmaterialsselbststrukturierte Porenöffnungenin dem Maskierungsmaterial erzeugt werden und somit das Maskierungsmaterialeine Maske füreine nachfolgende Abscheidung des Speichermaterials in die Porenöffnungendienen kann. Insbesondere wird beim elektrochemischen Ätzen dasMaskierungsmaterial mithilfe eines Ätzmittels unter Anlegen einerelektrischen Spannung oxidiert.
    [0016] Das Ätzen kannmit Hilfe der ÄtzmittelOxalsäureund/oder Schwefelsäuredurchgeführtwerden. Die Maskierungsschicht enthält vorzugsweise Aluminium.Dies hat den Vorteil, dass Materialien und Prozesse verwendet werdenkönnen,die mit der CMOS-Technologie kompatibel sind und somit eine gemeinsameIntegration von mit dem Verfahren hergestellten Speicherzellen undCMOS-Logikschaltungen möglichist.
    [0017] Mindestenseiner der Parameter, nämlichDicke der Maskierungsschicht, Ätzzeit,chemische Konzentration des Ätzmittelsund angelegte Spannung sind so gewählt, dass lateral voneinandergetrennte Porenöffnungenmit den gewünschtenPorendurchmessern im Bereich weniger Nanometer entstehen.
    [0018] Vorzugsweisewird der Schritt des Aufbringens der zweiten Isolationsschicht aufdie erste Isolationsschicht mit den Speicherbereichen so durchgeführt, dassdie Speicherbereiche vollständigvon der zweiten Isolationsschicht bedeckt sind.
    [0019] Gemäß einerweiteren Ausführungsform können mehrereLagen der nanopunktförmigen Speicherbereichehergestellt werden, indem die Schritte des Anordnens der erstenIsolationsschicht, des Aufbringens der nanoporösen Maskierungsschicht, desEinbringens des Speichermaterials, des selektiven Entfernens derMaskierungsschicht und des Aufbringens der zweiten Isolationsschichtmehrfach durchgeführtwerden. Auf diese Weise können mehrlagigenanopunktförmigeSchichten hergestellt werden, wodurch die effektive Dichte der Nanopunkteerhöhtwird und zusätzlicheCoulomb-Blockadeeffekte zur Verbesserung der Datenhaltezeit genutzt werdenkönnen.Zudem könnenin den einzelnen Schichten unterschiedliche Materialkombinationen verwendetwerden, um die elektrischen Eigenschaften der Speicherzelle einzustellen.
    [0020] Gemäß einemweiteren Aspekt der vorliegenden Erfindung ist eine Speicherzellevorgesehen, die nach dem oben beschriebenen Verfahren herstellbarist.
    [0021] BevorzugteAusführungsformender Erfindung werden nachfolgend mit Bezug auf die beigefügten Zeichnungennäher erläutert. Eszeigen:
    [0022] 1 einenQuerschnitt durch eine Speicherzelle mit nanokristallinen Speicherbereichen;
    [0023] 2a bis 2h dieVerfahrensständeeines Herstellungsverfahrens füreine Speicherzelle gemäß einerbevorzugten Ausführungsformder Erfindung, und
    [0024] 3a bis 3c einzelneVerfahrensständegemäß dem Herstellungsverfahrenweiterer Ausführungsformen.
    [0025] In 1 isteine nicht-flüchtigeSpeicherzelle 1 dargestellt, die in/auf einem Substrat 2 angeordnet istund die einen Kanalbereich 3 aufweist, der sich zwischeneinem Source-Bereich 4 und einem Drain-Bereich 5 befindet. Über demKanalbereich 3 ist ein Tunneldielektrikum 6 inForm einer ersten Isolationsschicht aufgebracht. Auf dem Tunneldielektrikum 6 befindensich Nanopunkte aus dem Speichermaterial zwischen denen und aufdenen ein zweiter Isolationsbereich 8 als Steuerdielektrikumaufgebracht ist. Auf dem Steuerdielektrikum befindet sich eine Gate-Elektrode 9,die zum Programmieren der so aufgebauten nicht-flüchtigenSpeicherzelle 1 dient.
    [0026] DieNanopunkte stellen die Speicherbereiche innerhalb eines durch dieerste Isolationsschicht 6 und die zweite Isolationsschicht 8 gebildetenIsolationsbereichs dar und könnenaus leitfähigen,halbleitenden oder auch isolierendem Material mit Trappingeigenschaftenbestehen. Die Nanopunkte können ausmetallischem Material oder einem Halbleitermaterial gebildet sein.Sie könnenauch als amorphe Nanopunkte aus Isolatormaterial mit einer hinreichend hohenAnzahl von Trappingzentren (SiN, Al2O3) gebildet werden. Die Nanopunkte 7 sindim Wesentlichen in einer zum Kanalbereich 3 parallel verlaufendenEbene angeordnet und sollen eine hinreichend hohe Dichte mit möglichsthomogener Größenverteilung,ausreichender elektrischer Isolation zwischen den Nanopunkte undgleichmäßiger Verteilungin der Ebene aufweisen, um eine Speicherzelle mit möglichstgeeigneten elektrischen Eigenschaften zu schaffen.
    [0027] Inden 2a bis 2h wirdein Herstellungsverfahren füreine solche Speicherzelle vorgeschlagen, mit denen sich Nanokristallemöglichstgleicher Größe und ineiner gleichmäßigen Verteilungdes Speicherbereichs übereinem Kanalbereich einer nicht-flüchtigen Speicherzelle anordnenlassen. Bei dem Verfahrensstand, der in 2a dargestelltist, ist ein Substrat 10 zur Verfügung gestellt, das in geeigneterWeise vorprozessiert ist, d.h. in das die entsprechenden Source- und Drain-Bereiche,sowie der Kanalbereich, durch geeignete Dotierung bzw. Ätzungeneingebracht sind. Zur Einfachheit der Darstellungen sind diese Bereichenicht weiter dargestellt.
    [0028] Aufder Substratoberflächewird anschließendgemäß 2b eine erste Isolationsschicht 11 über demKanalbereich aufgebracht, wobei die erste Isolationsschicht 11 alsTunneldielektrikum dient. Geeignete Materialien zur Ausbildung einerersten Isolationsschicht sind beispielsweise SiO2,sogenannte high-K-Materialien, Si3N4 und dgl. Das Aufbringen der ersten Isolationsschicht 11 kanndurch Abscheidung, epitaktisches Aufwachsen, Aufdampfen oder ähnlicheAbscheidungsverfahren vorgenommen werden.
    [0029] Aufdie erste Isolationsschicht 11 wird eine Aluminiumschicht 12 gemäß 2c aufgebracht. Wie in 2d dargestelltist, wird die Aluminiumschicht 12 nachfolgend anodischoxi diert. Dies wird vorzugsweise durch ein Ätzen der Aluminiumschicht 12 ineinem elektrischen Feld vorgenommen. Mögliche Ätzmittel für das Ätzen der Aluminiumschicht 12 sindbeispielsweise Oxalsäureund Schwefelsäure. Auchandere Ätzmittelkönnenverwendet werden, mit denen sich der gewünschte Effekt erzielen lässt.
    [0030] Durchdie anodische Oxidation der Aluminiumschicht 12 entstehenPorenöffnungen 13 inder Aluminiumschicht 12, die durch einen Selbstorganisationsprozessim Wesentlichen gleich verteilt sind und im Wesentlichen gleichePorengröße aufweisen. Diefür dieAnwendung gewünschtenPorendurchmesser und Porendichten werden erreicht, indem geeigneteParameter fürdie anodische Oxidation gewähltwerden. Diese sind beispielsweise die chemische Oxidation des Ätzmittels,die Ätzzeit,die Dicke der Aluminiumschicht 12, die angelegte elektrische Spannung.
    [0031] Wiein Schritt 2e dargestellt ist, wird nun ein ladungsträgerspeicherndesMaterial flächigauf die Oberflächeder porösenMaskierungsschicht abgeschieden, so dass sich das ladungsträgerspeicherndeMaterial in die Porenöffnungen 13 absetzt.Das ladungsträgerspeicherndeMaterial kann beispielsweise Silizium, Germanium, ein Metall oderein Isolatormaterial mit hoher Anzahl von Trappingzentren sein.
    [0032] Wiein 2f dargestellt, wird anschließend dieporöseMaskierungsschicht 12 durch selektives Ätzen so entfernt, dass dieSpeicherbereiche 14 auf der Oberfläche der ersten Isolationsschicht 11 verbleiben.Das Ätzenkann beispielsweise mithilfe von NaOH oder vergleichbaren Ätzmitteln,die möglichst daseingebrachte ladungsträgerspeicherndeMaterial 14 der Speicherbereiche nicht angreifen, durchgeführt werden.Dadurch, dass sich bei der anodischen Oxidation die Porenöffnungen 13 möglichstgleichmäßig in derAluminiumschicht 12 ausbilden, entstehen nun Speicherbereiche 14 ausdem ladungsträgerspeicherndenMaterial, die im Wesentlichen die gleiche Größe aufweisen, voneinander separiertsind und gleichmäßig über derFlächeangeordnet sind.
    [0033] Wiein 2g dargestellt ist, wird anschließend einezweite Isolationsschicht 15 aufgebracht, um die Speicherbereichevollständigin einen durch die erste Isolationsschicht 11 und die zweiteIsolationsschicht 15 gebildeten Isolationsbereich einzubetten.Die zweite Isolationsschicht 15 kann aus dem gleichen Materialwie die erste Isolationsschicht 11, oder aus einem davonverschiedenen Material ausgebildet sein. Wie in 2h dargestellt,wird als Gate-Elektrode ein leitfähiges Material 16 aufdem Isolationsbereich abgeschieden, z.B. Polysilizium. Auch andereleitfähigeMaterialien könnenverwendet werden.
    [0034] Nachfolgendkönnenweitere Prozessschritte folgen, die beispielsweise zum Ausbildenvon Schaltkreisstrukturen auf dem Substrat notwendig sind.
    [0035] Weiterhinist es möglich,wie in 3a gezeigt ist, innerhalb derPorenöffnungenmehrere voneinander isolierte Lagen von ladungsträgerspeicherndemMaterial einzubringen. Dazu werden die Porenöffnungen in einem Abscheidungsprozess nichtvollständigmit dem ladungsträgerspeichernden Materialgefüllt.Das ladungsträgerspeicherndeMaterial wird nur teilweise in die Porenöffnung eingebracht und anschließend einIsolationsmaterial abgeschieden, auf das nachfolgend wieder einezweite Lage ladungsträgerspeicherndesMaterial aufgebracht werden kann. Somit kann innerhalb jeder derPorenöffnungenein Stapel aus mehreren voneinander isolierten Speicherbereichengebildet werden.
    [0036] In 3b ist dargestellt, dass es auch möglich ist,mehrlagige nanokristalline Speicherbereiche mit isolierenden Zwischenschichtenherzustellen, indem die Schritte gemäß den 2c und 2g mehrfach nacheinander ausgeführt werden.Die zweite Isolationsschicht 15 dient dann jeweils alsTrennisolation zwischen den Lagen der Speicherbereiche.
    1 Speicherzelle 2 Substrat 3 Kanalbereich 4 Source-Bereich 5 Drain-Bereich 6 ersteIsolationsschicht 7 nanokristallineSpeicherbereiche 8 zweiteIsolationsschicht 9 Gate-Elektrode 10 Substrat 11 ersteIsolationsschicht 12 Aluminiumschicht 13 Porenöffnungen 14 ladungsträgerspeicherndesMaterial 15 zweiteIsolationsschicht 16 leitfähiges Material
    权利要求:
    Claims (11)
    [1] Verfahren zur Herstellung einer Speicherzelle (1)in einem Substrat (10) mit folgenden Schritten: a)Anordnen eines Kanalbereichs (3), in dem ein Ladungsträgerkanalausbildbar ist, in dem Substrat (10); b) Anordneneiner ersten Isolationsschicht (11) an dem Kanalbereich(3) des Substrats (10); c) Aufbringen einernanoporösenMaskierungsschicht (12), die Porenöffnungen (13) aufweist; d)Einbringen eines Speichermaterials (14) in die Porenöffnungen(13); e) Selektives Entfernen der Maskierungsschicht(12), so dass das eingebrachte Speichermaterial als nanopunktförmige Speicherbereicheauf der ersten Isolationsschicht (11) verbleibt; f)Aufbringen einer zweiten Isolationsschicht (15) auf dieerste Isolationsschicht (11) und zwischen die Speicherbereiche,so dass die Speicherbereiche im Wesentlichen vollständig voneinanderisoliert sind.
    [2] Verfahren nach Anspruch 1, wobei das Aufbringen dernanoporösenMaskierungsschicht (12) folgende Schritte umfasst: c1)Aufbringen eines Maskierungsmaterials; c2) elektrochemisches Ätzen desMaskierungsmaterials, um Porenöffnungenzu bilden, die das Maskierungsmaterial durchdringen.
    [3] Verfahren nach Anspruch 2, wobei beim elektrochemischen Ätzen dasMaskierungsmaterial mit Hilfe eines Ätzmittels unter Anlegen einerelektrischen Spannung oxidiert wird.
    [4] Verfahren nach Anspruch 3, wobei das Ätzen mitHilfe der ÄtzmittelOxalsäureund/oder Schwefelsäuredurchgeführtwird.
    [5] Verfahren nach einem der Ansprüche 2 bis 4, wobei die Maskierungsschicht(12) Aluminium enthält.
    [6] Verfahren nach einem der Ansprüche 2 bis 5, wobei mindestenseines der Parameter Dicke der Maskierungsschicht, Ätzzeit,chemische Konzentration des Ätzmittelsund angelegte elektrische Spannung so gewählt wird, dass voneinandergetrennte Porenöffnungenim Bereich zwischen 1 nm bis 30 nm entstehen.
    [7] Verfahren nach einem der Ansprüche 1 bis 6, wobei der Schrittdes Aufbringens der zweiten Isolationsschicht (15) aufdie erste Isolationsschicht (11) mit den Speicherbereichenso durchgeführtwird, dass die Speicherbereiche vollständig von der zweiten Isolationsschicht(15) bedeckt sind.
    [8] Verfahren nach Anspruch 7, wobei auf die zweite Isolationsschicht(15) ein Steuerbereich (9) aufgebracht wird, derso angeordnet ist, um Ladungsträgerin den Speicherbereichen zu sammeln oder Ladungsträger ausden Speicherbereichen zu entfernen.
    [9] Verfahren nach einem der Ansprüche 1 bis 8, wobei die Schrittec) bis f) mehrfach durchgeführt werden,um mehrere voneinander isolierte Ebenen von Speicherbereichen herzustellen.
    [10] Verfahren nach einem der Ansprüche 1 bis 9, wobei der Schrittd) das mehrfache Abscheiden von Schichten des Speichermaterials(14) in die Porenöffnungenumfasst, wobei zwischen jeweils zwei Schichten von Speichermaterialeine Isolationsschicht angeordnet wird.
    [11] Speicherzelle, die nach einem Verfahren nach einemder Ansprüche1 bis 10 herstellbar ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    US9356043B1|2016-05-31|Three-dimensional memory devices containing memory stack structures with position-independent threshold voltage
    US8344385B2|2013-01-01|Vertical-type semiconductor device
    US7045851B2|2006-05-16|Nonvolatile memory device using semiconductor nanocrystals and method of forming same
    TWI294665B|2008-03-11|Forming integrated circuits with replacement metal gate electrodes
    US20140193966A1|2014-07-10|Methods of manufacturing vertical semiconductor devices
    US20160300848A1|2016-10-13|Three-dimensional integration schemes for reducing fluorine-induced electrical shorts
    US6946346B2|2005-09-20|Method for manufacturing a single electron memory device having quantum dots between gate electrode and single electron storage element
    KR100528486B1|2005-11-15|불휘발성 메모리 소자 및 그 형성 방법
    JP5635518B2|2014-12-03|Electronic block layer of electronic elements
    US6913984B2|2005-07-05|Method of manufacturing memory with nano dots
    CN100508212C|2009-07-01|半导体器件
    TW565947B|2003-12-11|Non-volatile memory cells with selectively formed floating gate
    US6998634B2|2006-02-14|Memory device utilizing vertical nanotubes
    US7265376B2|2007-09-04|Non-volatile memory cell, memory cell arrangement and method for production of a non-volatile memory cell
    DE102004017164B4|2011-01-05|Verfahren zur Herstellung eines SONOS-Speichers
    Tan et al.2003|Room temperature nanocrystalline silicon single-electron transistors
    US7071047B1|2006-07-04|Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions
    CN100435286C|2008-11-19|形成纳米簇电荷存储器件的方法
    US7851777B2|2010-12-14|Memory device including resistance-changing function body
    JP6473233B2|2019-02-20|Nonvolatile memory array having low and high voltage logic devices formed simultaneously
    US7442987B2|2008-10-28|Non-volatile memory devices including divided charge storage structures
    US7211858B2|2007-05-01|Split gate storage device including a horizontal first gate and a vertical second gate in a trench
    US6849513B2|2005-02-01|Semiconductor device and production method thereof
    TW564468B|2003-12-01|Dual gate logic device
    RU2189665C2|2002-09-20|Полевой транзистор
    同族专利:
    公开号 | 公开日
    DE102004022618B4|2011-04-14|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-12-15| OP8| Request for examination as to paragraph 44 patent law|
    2009-01-08| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2011-08-30| R020| Patent grant now final|
    2011-09-29| R082| Change of representative|
    2011-10-20| R020| Patent grant now final|Effective date: 20110830 |
    2015-06-05| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-10-13| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
    2015-12-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004022618A|DE102004022618B4|2004-05-07|2004-05-07|Verfahren zur Herstellung einer Speicherzelle mit nanopunktförmigen Speicherbereichen in einem Substrat|DE102004022618A| DE102004022618B4|2004-05-07|2004-05-07|Verfahren zur Herstellung einer Speicherzelle mit nanopunktförmigen Speicherbereichen in einem Substrat|
    [返回顶部]